微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FIFO深度超过了DesignWare中对应单元的深度限制

FIFO深度超过了DesignWare中对应单元的深度限制

时间:10-02 整理:3721RD 点击:
例化了DesignWare提供的dw_fifo_s1_sf单元,但是其深度限制为2~1024,而需要的FIFO深度为4096,请问应该怎么处理啊?FIFO可以进行深度拆分吗?感觉需要添加控制逻辑才行啊!
菜鸟请各位大侠帮忙啦!

还有类似的例化单元不?如果一定要用这个,你看下源代码,把里面的宽度加宽2bit,


其它单元的最大深度更小。以及,弱弱问一句,为什么要加宽位宽呢?明明是深度不够用啊……
仿真大概没啥限制,综合的时候比较麻烦,没有直接可供综合的源代码,用的是一个叫dw_foundation.sldb的库文件,大概是不可改的。而且即便能改,也很怀疑是不是真的能满足时序要求……
所以想知道是不是能通过逻辑上的办法来解决?

great post

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top