PTPX中time_based模式功耗分析问题

时间：10-02 整理：3721RD 点击：

在PTPX中，time_based模式下跑功耗分析，出现如下错误"Error：Can't find reference clock for cycle accurate peak power analysis in current design." 读入的是vcd文件，不知问题出在哪，求教各位大牛！

1、检查 read_sdc ../sdc/xxx.sdc 是否正确读入
2、检查你的SDC file 的时钟约束是否设置正确，一般时钟没有约束往往就会报这个错

上一篇：关于xilinx fir use reloadable coefficient的用法
下一篇：xilinx V6板子怎么调IO电压

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器