微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 谁知道除法电路是怎么设计出来的?(图)

谁知道除法电路是怎么设计出来的?(图)

时间:10-02 整理:3721RD 点击:



我自己推出来除法电路 不是 这个形式,是像下面这样的。请问通过什么方法才能转换成上面那样呢?


你懂得减法,就知道除法


下面的电路是我按照竖式推出来的,从结构上说是对的 但是如果被除数的最低的4位为0的话,那么也可以用上面那样的除法电路 我就是不知道上面那种结构是怎么推倒出来的

看一看,学一学!

除法就是移位减,烦的就是需要判断大小

看一看,学一学!

有很多做除法的方法,最基本的是用减法,此外还有试商法、循环除法什么的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top