微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在使用vivado进行设计时遇到些麻烦,大火进来帮瞧瞧是ishenm情况。

在使用vivado进行设计时遇到些麻烦,大火进来帮瞧瞧是ishenm情况。

时间:10-02 整理:3721RD 点击:


因为要设计一个MIMO接收机,但在帧检测设计时能够生成有效的RTL视图,但不能进行仿真,错误如下:



  用同样的方法做了其他模块,能仿真,成功与失败的却别就在于失败的工作栏里有Non-module files 如下图所示:

该如何解决这个问题?求指教。

貌似都是一些ip没有被找到,可能和编译的仿真库有关系。

非常感谢


那怎么个解决法?



   有解决良策么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top