微波EDA网,见证研发工程师的成长! 2025妤犵儑鎷�04闁哄牞鎷�17闁哄喛鎷� 闁哄嫮鍠愬﹢锟�闁搞儻鎷�
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求大神们帮忙a

求大神们帮忙a

时间:10-02 整理:3721RD 点击:
写了一个很简单的count的程序但是用modelsim跑不出来。clk是有的正常但是cout没有值count的程序
module count(clk,cout);
input clk;
output[2:0] cout;
reg[2:0] cout;
always@(posedge clk )
  
    cout<=cout+1'b1;
        
endmodule
testbench的程序
`timescale 1ns/100ps
module count_tb () ;
  reg    clk   ;
  wire  [2:0]  cout   ;
count  DUT( .clk (clk ),.cout (cout));
   initial
     begin
        clk=0;
     end
    always
      begin
        #10 clk=~clk;
      end
endmodule

module count不对,cout没有初值,再怎么加都是xxx
在reg [2:0] cout;后面加一句
initial cout=0;就好了
当然这种写法其实是不对的,initial是不可综合的

要有复位啊,同学

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top