微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何实现一种可控延时电路?

如何实现一种可控延时电路?

时间:10-02 整理:3721RD 点击:
如何实现一种可控延时电路?

可以考虑DLL实现

楼上是个好办法

我在课设里面是做了一个计数器模块,使用一个主时钟周期脉冲激活,计数n次以后复位。



    可以参考一下吗?就是可以实现大概5ns内,精度几时ps的延时就行



    DLL模拟电路太复杂,我只想对数字信号加一个可控延时

5ns以内,不用PLL?大概是溢出了


延迟的最小单位应该是延迟模块的时钟周期吧,ps量级的话时钟很高啊



   不好意思我搞错了,和你说的不是一样的东西你需要的是将一个完整信号延迟是吧,抱歉抱歉..


就是让信号玩到达类似的,你说的什么呢

提出这个问题前,我觉得首先应该考虑能否存在更可靠和通用的思路去避免设计延时



   我的只能将一个单脉冲信号延时...你的不是要完整复制波形吗?



   是的啊,是复制波形



   增加这个延时是为了实现功能,是不能避免的



   这个我能想到的只有通过一长串移位寄存器来实现了, 要延时就要缓存信息, 没有办法避免



   可是延时的值大概几时ps精度,范围在一个多周期就够了,几时ps精度递增或递减延时



   ps?比时钟周期短吗?如果是这样的话就只能用模拟电路来实现了吧,用前面几位说的延迟锁相环



   额,模拟的貌似不好弄

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top