• · DFT时对黑盒单元怎么处理，有这方面经验的进来交流下11-27
• · 紧急求助：关于例化Altera PCIe x4 IP变x1，x2的问题。好人牛人们请进啊11-27
• · 关于HDL Designer 2012.1 在Verilog-2005环境下add bus with ripper？11-27
• · 各位大大求指教！11-27
• · 设计spi从接口电路，每次读操作（支持单次和burst）都会多读一次，求帮忙！11-27
• · 请教modelsim se 仿真vqm文件报警报错信息11-27
• · 难道是论文错了？国内论文啊！11-27
• · 求助！modelsim仿真没有输出11-27
• · 求助~~关于slice的问题11-27
• · FPGA初始化配置OV7670摄像头11-27
• · 布局布线问题11-27
• · 仿真以太网mac ip核时遇到的问题11-27
• · 求助：CPLD把信号拉低的问题11-27
• · Xilinx v5 FPGA自定义IP核时，出现的问题11-27
• · 这个加法器什么意思？11-27
• · 讨论：空间过采样CDR时钟恢复如何避免毛刺11-27
• · 关于除法器的一个非常小的问题，只是涉及到计数器的！11-27
• · ise 时序仿真问题11-27
• · 某cell部分module path sdf反标不上11-27
• · 請問RAM要怎麼生成？(已有Verilog RTL, 做IC layout)11-27
• · c2h compiler做硬件加速的问题11-27
• · IO PAD都有什么作用11-27
• · 修改系统时间后eda软件被锁定没法使用11-27
• · 用FPGA实现256点FFT，采用基-2 按时间抽选的Verilog程序11-27
• · 基于nios2的16核cpu的设计11-27