微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 紧急求助:关于例化Altera PCIe x4 IP变x1,x2的问题。好人牛人们请进啊

紧急求助:关于例化Altera PCIe x4 IP变x1,x2的问题。好人牛人们请进啊

时间:10-02 整理:3721RD 点击:
使用的是StratixIIGX的FPGA,PCIe IP例化的是x4的IP,最开始调试的几块板子工作在正常的x4模式(这也是我们希望的)
可是最进做了几块板子,出现了千奇百怪的问题。
1.其中一块是正常的;
2.另一块却工作在x2模式,但是还是能正常使用;
3.还有一块一开始工作在正常的x4模式,可是突然又一天上电后就跑到x1模式去工作了,换了一台电脑,又跑到下x2模式去工作了。而且再也回不来了。其他功能也是正常的。
非常之纳闷。
看了Altera的PCIe IP的文档,说是x4的IP可以工作在x1个x2模式,但是我明明是想工作在x4模式啊,不然速度根本不够用的。
哪位高手有没有遇到过同样的问题?怎么解决啊?就算其他功能是正常的,这样的板子哪敢发货啊。急啊。

没有牛人指点么
有人说可能是FPGA的时序做的不够好 所以就跑不了x4  就自动降到x2去跑了 我觉得有道理

唉 还是没人理啊
要是问题解决我一定回来冒个泡

那看来是还没解决哦..

也想学习学习呢,年后准备做

可能是你的链路出现问题或不稳定,当链路出现问题,重新进行链路训练,检测到只有几个链路工作正常,就会以几个链路进行通信

问题解决没有啊?

大家讨论啊。PC机没找到卡。

pc机检测不到卡,是由于链路训练没有成功
也遇到相同问题,x4 pcie能够跑,但是速度只有x1的速度,如果加入ila,看中间信号,则链路训练就不成功了
想问小编的问题解决了吗



    请问链路训练不成功是指硬件上出现了问题吗

链路不成功一般是电路设计的不好,应该归硬件问题。

用bert module 對 transceiver loopback test 確認 transceiver is ok

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top