微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于HDL Designer 2012.1 在Verilog-2005环境下add bus with ripper？

关于HDL Designer 2012.1 在Verilog-2005环境下add bus with ripper？

时间：10-02 整理：3721RD 点击：

我Verilog环境下，在block diagram中想画出一条总线的分支线，总是画不出来?但是把环境换成VHDL 就可以画出总线的分支线。
请问有人遇到过这种问题吗?如何解决?
难道是软件bug? 那这个bug 也太大了吧

上一篇：各位大大求指教！
下一篇：紧急求助：关于例化Altera PCIe x4 IP变x1，x2的问题。好人牛人们请进啊

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top