微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 布局布线问题

布局布线问题

时间:10-02 整理:3721RD 点击:
WARNINGlace:916 - Local congestion has been detected on component
   uu12/outclk69. There is a limitation that at most 2 global signals can drive
   non-clock pins per CLB. The placer has detected that component uu12/outclk69
   has 3 non-clock pins driven by global signals. Placement will continue but
   note that this situation may lead to an unroutable situation.
请问这个问题该如何解决?

component uu12/outclk69中有三个非时钟管脚有全局信号驱动,理论上最多只能有两个,去掉一个就完了。你看不懂吗?



    很久没见您发言了,看到我的求助,空看啊!


你好,谢谢您的关注,方便留个联系方式吗,我想详细咨询一下,我的qq1059211824

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top