• · FPGA VGA11-27
• · 关于自己编写的CORDIC算法和xilinx的CORDIC核的区别？11-27
• · Altera Arria II XAUI core使用问题11-27
• · IP核问题11-27
• · virtex5 gtp for sata211-27
• · 求教：Quartus+Modelsim的后仿真问题11-27
• · 用dsp builder怎么生成不了vhdl文件啊？11-27
• · DC后的面积与驱动比较11-27
• · 请教：xilinx ISE中如何查看数据在内存中是如何存放的？11-27
• · 谁知道怎么进行关键路径的设计呢？11-27
• · 关于PIE编码的问题11-27
• · synopsys库文件功耗自己手算问题11-27
• · 例化时用的模块名是否可参数化11-27
• · pcie 仿真11-27
• · 关于UART的DMA模式，请教各位高手11-27
• · 有一些问题困扰好久了，求大神解惑11-27
• · 如果我在代码中定义了一个计时变量，该计时变量会综合成什么呢？11-27
• · 想学SystemC，求推荐工具11-27
• · Xilinx ISE 综合报告同器件为什么报告不同，求大神指导？11-27
• · FPGA图像采集并完成校验。校验如何做？11-27
• · 关于debussy启动问题11-27
• · 关于SPI11-27
• · 新手求指导！11-27
• · 各位老板，能帮助分析下这是什么问题吗？怎样解决，谢谢！11-27
• · 输出信号是reg还是wire好，求助11-27