• · xilinx14.7 破解安装licence遇到的问题，求助！11-27
• · 有没有破解的64位的debussy？11-27
• · verilog 和VHDL综合问题11-27
• · 关于下载出现 无USB-BLASTER II选项 无法下载的问题11-27
• · 如何在zedboard上面简历与DDR3的通信11-27
• · MCB在工程中加自己的逻辑测试11-27
• · 大家帮我看看这个100进制计数器VHDL的设计有没有问题11-27
• · 求助：2块板子通信，时钟不通步问题怎么解决？VHDL,CPLD11-27
• · verilog代码实现不同位宽数据转换11-27
• · 朋友们，遇到过ATPG 跑SPF的时候出现这种错误吗？头疼啊11-27
• · sync_block.v的功能是什么呀？11-27
• · 新手求助ISE 加了.cdc后implement design报错11-27
• · dc各种时序计算问题11-27
• · NC-verilog的代码覆盖率如何测？11-27
• · 请大神指点下 ISE14.2 用其自带的仿真软件进行仿仿真问题11-27
• · 求大神指点，在ISE14.2中实现约束文件出现错误！11-27
• · 以太网信号11-27
• · MCB命令时序11-27
• · 如何用ISE生成用于带时钟延迟的.V文件11-27
• · AHB-lite 的 burst 传输问题11-27
• · Verilog实现RS（10,8）的编码电路中的问题，求各路大神求解11-27
• · spartan6控制DDR2接口，怎么调用IPcore？11-27
• · 求问下ISIM中查看ram中数据的问题11-27
• · 目前使用XILINX V5与DDR2之间进行通信，有点问题求助大家11-27
• · spartan6 MCB应用11-27