求助：2块板子通信，时钟不通步问题怎么解决？VHDL,CPLD

   除非有同一个参考源，否则不同步很正常，可以在另一端设置一个PLL，调节PLL的相位，让两个相位同步，或者可以参考载波同步原理来实现

用什么串口技术?

我最开始用了锁相环，提取同步时钟，时序仿真没有问题，但是在板子上面实测的时候，要么就是那边接收的是乱码，要么就是收不到。板子的功能就是多路RS232串口信号合成一路，然后再另外一个板子上面解串变成对应的多路的信号。

能留个联系方式么?求指导~

跨时钟处理

这个问题我以前碰到过，后来通过时钟同步解决。可以加我扣扣 391060107 详细聊。

如果是处理串口通信的话，波特率不是很高的情况下，不需要同步时钟吧
使用某一高速时钟通过NCO方式产生16倍波特率时钟去恢复串口数据可以保证通信质量
也可能我没理解对你的应用场景