verilog代码实现不同位宽数据转换

我觉得 可将64位的信号  转换为两个 32位的信号    36位的前四位可以当标志位

既然做芯片接口别嫌麻烦，其实sdram的控制程序很简单，主要是合理分配刷新次数，在64ms需要8192个刷新命令。如果是连续地址读写比较好弄，如果是突发地址，那burst——length只能设置为1.这个在sdram初始化过程中就定义了。就算考虑时序，1200行程序代码足够了。

我是打算将64比特数据无缝的拼接成36比特的。

主要是时序和地址的读写比较难弄。打算对连续的数据每隔100个进行一次CRC校验，并输出校验值。之后将数据转换成36bit的输出。有头绪，很繁琐。

   不好意思，这是我回答别人问题的时候误操作了，发到你那儿了。

谢谢了！

我觉得可以将64位数据扩成288位数据，在将288位分成8个36位。自己写不同时钟域ram

FIFO可不可以啊?

Are the data path of the 64 bits signals?
If yes, you may be used the fifo to do the flow control between the 64bits and 32bits bus.