FPGA,CPLD和ASIC
- · 需不需要专门开个PCI/PCIE的帖子?11-27
- · 有什么方法把二进制精度LSB为0.5的转换成精度1.511-27
- · 如何知道最大工作频率11-27
- · VCS仿真报错11-27
- · 求问关于mcs文件的修改?11-27
- · 请教OPENCORE上的UART16550代码11-27
- · xlinx pcie dma11-27
- · 数据重组11-27
- · 请教(spartan3a starter kit)PLB总线外设驱动开发11-27
- · modelsim 安装最变态棘手问题!11-27
- · RTL Schematic 和 Technology Schmatic11-27
- · 利用modelsim对quartus ii中的原理图文件进行仿真测试的一些问题11-27
- · HDL代码中X是用还是不用?11-27
- · verilog中,module一开始声明I/O时,output和reg连用是什么意思?11-27
- · ISE仿真出错,一直是输入高阻,求大家帮忙看看11-27
- · 请教多大容量时用寄存器比用sram更划算?11-27
- · 请教single port sram与two port sram还有dual port sram 面积能差多少?11-27
- · 请教关于always中敏感事件列表的问题11-27
- · 无法将RPOM中程序加载到FPGA11-27
- · 从PROM中回读.mcs或.exo文件11-27
- · 这是什么滤波器11-27
- · 关于ise的ip内核中fir滤波器的参数设置问题。11-27
- · 以下代码可否在写法上简洁更好维护11-27
- · 求助关于reg的一个语法问题11-27
- · ISE出现“HDLCompiler:1127” 警告11-27
栏目分类
最新文章
