微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE出现“HDLCompiler:1127” 警告

ISE出现“HDLCompiler:1127” 警告

时间:10-02 整理:3721RD 点击:
大家好,我在用ISE编程的时候,写了好几个模块,然后我讲这些模块打算放在一个顶层的模块里面,在这个top模块里面我试着将各个子模块连接起来,综合后出现了很多如下的警:
WARNING:HDLCompiler:1127 - "D:\Xilinx\xilinxprojectfile\aurora_cu\ipcore_dir\aurora_module.v" Line 286: Assignment to tied_to_gnd_vec_i ignored, since the identifier is never used
WARNING:HDLCompiler:1127 - "D:\Xilinx\xilinxprojectfile\aurora_cu\ipcore_dir\aurora_module.v" Line 288: Assignment to tied_to_ground_i ignored, since the identifier is never used
WARNING:HDLCompiler:1127 - "D:\Xilinx\xilinxprojectfile\aurora_cu\ipcore_dir\aurora_module.v" Line 289: Assignment to tied_to_vcc_i ignored, since the identifier is never used
WARNING:HDLCompiler:1127 - "D:\Xilinx\xilinxprojectfile\aurora_cu\ipcore_dir\aurora_module.v" Line 291: Assignment to all_soft_err_i ignored, since the identifier is never used

看了警告感觉是因为我有些模块之间的连线,没有赋值,所以就给忽略了。可是我定义的这些线是为了将2个模块连接起来啊。这些警告有很多,然后我参看我的RTL图,发现有些模块直接就没了。
请问这种情况我该怎么办啊。是不是ISE工具在自己进行优化。我怎么才能正常的实现模块互联。
谢谢大家了!

没人回答啊。不过我自己想了个办法,就是在顶层模块里面把消失的模块的输出直接接到顶层模块的输出,这样貌似就强制产生了这个模块的连线,。
不过我还是不知道为什么。应该和我的代码有关系吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top