微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何知道最大工作频率

如何知道最大工作频率

时间:10-02 整理:3721RD 点击:
看来一些论文,都说自己的设计的最大工作频率是多少,或者说是能跑到多少以上,试问,这些都是如何求出来的?谢谢了!

应该是根据关键路径求出来的吧


是不是根据关键路径的一些数据,让后根据手册提供的公式计算出来的?

Tclk-Q+Tcomb+Tsetup<T,所以根据两级触发器之间组合电路延时,触发器的建立时间和clk到q的时间,就可以算出最小的周期,也就是最高能跑的频率。



   了解,谢谢了!

maximum operation frequency is dominate by the critical path.

综合软件会显示的吧

写好代码后加上时序约束文件综合一下,看看时序报告就知道最大的工作频率是多少了

自己看时序报告,就能知道。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top