• · 比较两个脉冲的宽度11-27
• · 求一个用FPGA板和PC通信的小实验方案11-27
• · 有关ISE中 MIG 的问题求助11-27
• · 为什么中断返回后主程序不继续执行？11-27
• · IC博士硕士在公司待遇差别多少？11-27
• · verilog中reg变量在理解的时候是按照补码的方式理解的吗？11-27
• · quartus 层次设计问题11-27
• · 求助：关于用verilog设计电子时钟11-27
• · 出售个人用的Altera DE0 nano开发板（外带DM9000网口）11-27
• · 请问大家做DM9000A这个东西该如何下手？11-27
• · debussy"the #1 arg is not the memory type signal"11-27
• · 请教uclinux-nios2移植中dm9000遇到的问题！谢谢11-27
• · 8051+uip 驱动dm900011-27
• · 状态机时序问题11-27
• · vcs_mx编译xilinx库的问题11-27
• · 求教VCS启动verilog文件时无法打开的问题11-27
• · sdf反标成功，但是全部都had null values11-27
• · Quartus 在programer里下载与在SignalTap里面下载11-27
• · 求教，用ISE跑综合时，ucf文件的约束不起作用11-27
• · FPGA后仿11-27
• · verilog中可综合的函数是不是只能是纯组合逻辑？11-27
• · 请教如何将FPGA的输出引出来11-27
• · 新手求问 Virtex 2 XC2V6000板子能实现DDR控制器的功能吗11-27
• · ZedBoard出售11-27
• · xilinx PLL 输出11-27