• · 关于可重构时引入多个ISE的IP核问题11-27
• · testbench问题：时钟和复位都是对的，就是out没有正常显示结果11-27
• · 有没有人试过不用ddr里的200MHZ时钟11-27
• · JTAG下载jic文件，EPCS1芯片，求助11-27
• · 求助个modelsim与Quartus II关系的问题。11-27
• · 关于SV验证的学习，请求指导！11-27
• · 为啥我用matlab生成的mif文件,然后初始化quartusⅡ的rom,为啥在编译时老是报ram不够11-27
• · ise 是否有与quartus类似的在线存储器编辑调试的工具11-27
• · modelsim 仿真IP核的问题11-27
• · 关于FPGA控制步进电机11-27
• · verilog function11-27
• · 请教关于在XPS中Ports分配问题11-27
• · GTE2_COMMON 问题。11-27
• · verilog求助，在线求助11-27
• · DDR2仿真模型中的tIH11-27
• · PTPX估算功耗 如果没有后端给的spef 工具默认设的是啥？11-27
• · spartan 6DDR3 ip核换行时出错11-27
• · 请教各位，ALTERA PCIe硬核的使用问题！谢谢11-27
• · 求助，关于数字下变频ddc中fir滤波器的FPGA实现11-27
• · 求问！玩FPGA的进！11-27
• · 用sram搭fifo比直接写有什么优势11-27
• · 电路块写大点好还是写小点好？11-27
• · 求助！Timequest 对于同一条路径报告多个延时结果11-27
• · modelsim11-27
• · dc 遇到问题了，请各位大侠帮助一下11-27