微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 电路块写大点好还是写小点好?

电路块写大点好还是写小点好?

时间:10-02 整理:3721RD 点击:
各位前辈,请问写RTL时,以下两种风格哪种对于面积有利?
1)尽量的贴近硬件电路结构,这样写出来的块很小但很多;
2)产生机理接近的信号尽量放在一个always块里描述。
因为小弟之前公司的风格是(1),而现在又听说了风格(2)更有利于DC对电路进行优化。
而且而且。经过实践貌似是这样的。

我感觉主要是对(2)里“接近”的理解。
我以前呆的一家也算是国际大公司,推荐(1)的风格。产生机理“接近”的信号也允许放在一个always里,但通常需要像描述同一地址不同比特的寄存器读写这种程度,写出来整整齐齐的,才算“接近”。
但最近看arm的一些代码,经常是我觉得很不“接近”的十几个信号揉在一个很大的always块里,大大动摇了我对(1)的信念。
同求探讨。



    我说的风格(1)其实也包括你所说的“写出来比较工整对齐”的几个信号放在一个块里赋值。当然不会每个信号都单独一个块了。
风格(2)其实是指能揉一块儿(当然不是生硬地非要改条件判断硬要揉到一块儿)的就尽量放一个块里赋值。

顶一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top