微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于SV验证的学习,请求指导!

关于SV验证的学习,请求指导!

时间:10-02 整理:3721RD 点击:
各位前辈大哥,小弟最近开始学习SV验证,看了一周的Systemverilog语法,还有一些testbench的构建组成,还是一头雾水啊,我该怎么办?还有我现在对SV验证具体要用到哪些工具也不太清楚,更别说熟悉了,有没有干过这个的,请来给小弟指导指导!不胜感激啊!



   我也刚学,仿真工具用的是vcs,看波形用的verdi,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top