请教各位，ALTERA PCIe硬核的使用问题！谢谢

我用ALTERA的stratix 4，在QUARTUS II 11.1中生成了PCIe硬核，为lagacy endpoint。目前和TI的DSP通信中，FPGA作为从端，DSP能够对FPGA进行MEMERY的写操作和回读操作。现在，FPGA需要作为主端、主动对DSP进行读取数据，我应该怎么做?前提是不改变FPGA的lagacy endpoint模式，谢谢大家！

先用软件读出TI芯片对应的BUS, DEVICE, FUNCTION NUMBER,还有TI分得的读写地址空间， 然后按MEMORY WRITE与READ的方式针对这个器件和读写地址去读写。

   谢谢你的答复！就是说，我必须要先知道DSP的相关信息，是吧?知道这些之后，把其封装在TLP包头?

看系统对DSP的分配情况，DSP和FPGA都是接在SWITCH上的，知道了地址才能访问，如果是WINDOWS环境，直接用RW EVERYTHING这个工具就可以看到，如果是LINUX，也有内嵌的命令可使用，具体命令你搜索下，我忘记了。

请问，难道FPGA不能自动获得BUS、DEVICE、FUCTION之类的信息吗?如果能的话，是在什么时候，收/发什么TLP包时可以获得?

当然不能，这些号码并不取决于FPGA，而取决于系统软件的分配。就像你拿两部手机也不能相互通话啊，得都上了SIM卡，并且运营商告诉你号码后才能拨到对方上面。

谢谢！正在学习。

DMA模式，作为endpoint的stratix iv pcie就能从DSP中读取数据

    请问，FPGA发送的MRd TLP的包头里面，你上面提到的BUS, DEVICE, FUNCTION NUMBER这些字段是DSP的还是FPGA的?

你看一下协议，header里面有两个ID，一个发送者自己的，另外个是要读取对象的，也就是TI DSP的（当然还有读地址，对应DSP挂载在系统中的地址），DSP根据收到的包确定是谁发来的读请求，然后将数据返回给对应的EP（返回时无地址）。

    谢谢！
但是我看的协议中，MRd的TLP包头上只要求一个ID啊，就是发送者的。不知道我看的协议对不对。

我记混了，MRD只有目的地址和request ID

   32位地址的读请求的包格式为：

其中，Requester ID[15:0] = {Bus Number[7:0],Device Number[4:0],Function Number[2:0]}

学习知识了！

我只需要用硬核来访问一块memory，请问您用的什么软件检测PCIE的硬核呢?这个硬件连接怎么弄的?方便的话给个邮箱联系一下，感激不尽！