微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > spartan 6DDR3 ip核换行时出错

spartan 6DDR3 ip核换行时出错

时间:10-02 整理:3721RD 点击:

在做DDR3存储数据时,一行1920个数据,在地1024个数据时,仿真显示DDR的BANK由1切换到2,存储了几个数据后又切换到1,如图中mcb3_dram_dq,mcb3_dram_ba;
由于存储图像时,我才用每一帧图像采用1个BANK,此时,COMMAND地址BANK实际没有改变,但存储时,却导致一行数据存储到2个BANK中,在下一帧时 ,存在下一帧的那几个数据被覆盖掉,不知道导致这个问题的原因和解决办法。

问题已解决 ,BANK摆放位置换到最高位解决,因为存储地址已以80递增,在第14次时,存储地址为1040,那么超过一行1024,导致多余的16个数据发生错误。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top