• · 各位大大们好，请问哪位有闲置的nexys3的开发板吗，求转让！11-27
• · 逻辑工程师和数字芯片前端区别11-27
• · 求大神把下面这段代码转成VHDL11-27
• · ddr3 ip核 用modelsin 仿真出现以下问题 求大神11-27
• · SDK编译时报这个错误怎么解决？11-27
• · 关于ASIC工程师 和 ASIC项目市场客户经理 两种选择11-27
• · FPGA中的MRCC或SRCC管脚分配问题11-27
• · FPGA外挂DDR3硬件正常的自检方法？11-27
• · virtex5用fpp模式配置stratix411-27
• · 请教Verilog中的一个问题11-27
• · 作业实在不会，还请指教11-27
• · 请教一下，synplify pro如何将自己的verilog模块封装成一个黑盒？11-27
• · Quartus II 调用Synplify Pro总是出错怎么解决？11-27
• · 关于CDC的同步器问题！11-27
• · synplify综合结果看不懂11-27
• · 有没有在合肥做ASIC设计的xdjm？11-27
• · 有无检查跨时钟域路径的好方法11-27
• · modelsim编程遇到问题11-27
• · ASIC 前端设计， 苦逼啊， 苦力啊，民工啊，牲口啊~~11-27
• · RTL8211eg芯片使用11-27
• · xilinx的片上存储器的应用11-27
• · MODELSIM仿真遇到的问题11-27
• · create block abstraction时，如何让ICC不分析block内部时序11-27
• · MODELSIM编程仿真遇到问题11-27
• · 苦恼于语音识别11-27