微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > synplify综合结果看不懂

synplify综合结果看不懂

时间:10-02 整理:3721RD 点击:
我以前用synplify综合的结果一般都是有触发器或者基本门电路的,例如:             cell count        area     count*area
             MUX2H   292      1.0      292.0
              AO21   232      1.0      232.0
              XOR2   205      1.0      205.0
            XOR2FT   193      1.0      193.0
              AND2   178      1.0      178.0
               DFF   168      1.0      168.0
            NOR2FT   103      1.0      103.0
              IB33    97      0.0        0.0
               OR2    50      1.0       50.0
            OB33PH    33      0.0        0.0
           AO21TTF    33      1.0       33.0
           OA21FTT    32      1.0       32.0
             NAND2    32      1.0       32.0
              DFFS    10      1.0       10.0
            OR3FFT     9      1.0        9.0
               OR3     9      1.0        9.0
            OR3FTT     4      1.0        4.0
          OAI21TTF     2      1.0        2.0
              GL33     2      0.0        0.0
           OA21FTF     1      1.0        1.0
              NOR3     1      1.0        1.0
           NOR3FFT     1      1.0        1.0
          AOI21TTF     1      1.0        1.0
               PWR     1      0.0        0.0
               GND     1      0.0        0.0
                   -----          ----------
             TOTAL  1690              1556.0
但是最近做了一个,里面一个门电路都没有,报表是这样的:
Total LUTs:  131 of 12060 ( 1%)
Logic resources:  131 ATOMs of 12060 ( 1%)
ATOM count by mode:
  normal:       131
  arithmetic:   0
ShiftTap:       0  (0 registers)
Total ESB:      0 bits   (0% of 212992)
ATOMs using regout pin: 28
  also using enable pin: 6
  also using combout pin: 0
ATOMs using combout pin: 103
Number of Inputs on ATOMs: 492
Number of Nets:   189
这里面的LUT好像说是查找表,但是ATOM就不知道是个什么了,求大神指教

求大神指教啊,第一个表有点乱哈,不好意思

如果功能不缺失,这种综合应该算是很优化的.
1个LUT 对应 1个4入1出的选择器和 4个与非门


功能仿真是在modelsim下进行的,基本要求都能实现。但是也有人说,synplify的参考价值不大,你会是用Quartus II进行综合和时序仿真吗?想请教一下



    synplify主要的目标就是优化面积和速度.
我两个都有用,synplify在综合有大量选择器(if else结构)的情况下会比Q2的效果更好,但有些能在Q2中综合的到了synplify就综合不了.
原因我也不太清楚,Q2综合起来RTL可读性很好.
synplify考虑到资源的最大利用率,经常是不按我们的想法去做,所以很难看懂.


在Q2里面做时序分析好像需要设置tsu,tco这些参数,这个都不会的,有没有比较具体的一些教程资料啊

按照楼上诸位所说,Q2要好一些?

学习学习

modelsim下仿真需要综合工具产生.v文件

现在的综合工具都有哪些?

哎。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top