微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > create block abstraction时,如何让ICC不分析block内部时序

create block abstraction时,如何让ICC不分析block内部时序

时间:10-02 整理:3721RD 点击:
由于ICC新版本不支持create_ilm,这次只能用create block abstraction时,但在做dc和ICC时,工具总分析内部的路径,如何让工具不分析block内部时序,而是简单作为一个接口模块,分析输入到第一组寄存器的时序。

这个问题用set false path可以解决,但是在跑后端icc的时候,每次报timing的时候,时间很长,有什么方法可以让icc只提取接口处的参数吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top