• · 警告：net " "is missing source,defaulting to GND是什么意思11-27
• · 设计异步FIFO的容量大小根据什么来定？11-27
• · 两个按钮来加减同个变量的问题！到底错在哪？11-27
• · 听说很有航天院所，不让用verilog设计？求解答11-27
• · verilog代码，无法实现用按键控制变量值的增减，求助11-27
• · win7 64位如何产生fsdb文件11-27
• · hold不满足11-27
• · 什么叫slew rate-limited clock source？11-27
• · ise版本稳定性11-27
• · FPGA工作真心累。苦被啊。11-27
• · power domain11-27
• · tmax 是干嘛的 现在还在用么 大家！谢谢11-27
• · 求购SATA2.6 IP核的源代码11-27
• · Z7030 QSPI没时钟11-27
• · 关于位拼接的问题。11-27
• · 数模混合电路的可测性设计11-27
• · 在quartus上看设计的最高时钟频率11-27
• · verilog中的task使用DC可综合吗11-27
• · 关于altera的fpga选型问题，请教11-27
• · Quartus 软件中的Shift Register（RAM_based）仿真总不正确11-27
• · quartus 调试ddr2的一个奇怪的问题11-27
• · 关于fpga测占空比的问题11-27
• · 一个进程中能不能有两个wait语句？11-27
• · 请帮我看一看下面的并转串程序，编译不过11-27
• · 关于DC综合之后的仿真问题11-27