微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请帮我看一看下面的并转串程序,编译不过

请帮我看一看下面的并转串程序,编译不过

时间:10-02 整理:3721RD 点击:
entity cuanb is
    Port ( d_in  : in std_logic_vector(7 downto 0);
           clk  : in std_logic;
           over  : inout std_logic;
           d_out : out std_logic);
end cuanb;
architecture Behavioral of cuanb is
signal  count : integer ;
signal reg : std_logic_vector ( 7  downto 0 );
signal beg : std_logic;  
begin
process
begin
wait until  clk ='1' and clk'event ;
if over = '1' then --
reg <= d_in ;
over <= '0';
end if ;
end  process;
process
begin
   wait until clk'event and clk ='1' ;
count <= 7 ;
if over = '0' then
ss : while ( count >= 0   ) loop
wait clk = '1' and clk'event ;
d_out <= reg ( 7 - count) ;
count <= count -1;

end loop ss ;
end if ;
over <= '1';
end process;
end Behavioral;

请帮我看一看下面的并转串程序,编译不过
The second process includes 2 wait-clauses. So it will not work. Try to avoid it, then it will be OK.

请帮我看一看下面的并转串程序,编译不过
wait语句不能综合,只作行为级描述

请帮我看一看下面的并转串程序,编译不过
对啊!wait语句是不能被综合的!你可以改用always实现吗!

对  在03时的综合工具不支持wait语句
目前的综合综合工具大多也不支持

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top