关于DC综合之后的仿真问题

有几个IC设计流程的疑问请教一下各位大侠：（1）在进行IC设计的时候，前仿跟工艺库无关吧，只是用来进行功能的验证仿真，软件仿真正确后，再进行FPGA的验证。但是FPGA本身的制造工艺与要设计的芯片毕竟不同，因此，FPGA验证的主要目的何在?在FPGA之后（DC之前），还需要做哪些仿真验证呢?
（2）DC的时候是根据工艺库进行综合，综合之后还需不需要进行一下仿真，需要的话，是利用什么工具?还是直接就布局布线，然后后仿?
谢谢各位指点！

1.FPGA实现的是原型验证，也就是说在芯片出来之前就将其应用到你的芯片应用环境中，主要验证功能。当然如果芯片很简单，原型验证也可以避免。
2.dc之后没有必要进行功能验证，只要你保证综合之前的RTL验证已经OK，在综合以后只要进行形式验证就可以了，使formality工具。
3.PR之后的设计需要进行形式验证，也需要进行时序验证。工具可以使用VCS进行功能时序验证，使用PT单纯进行时序检查。

不一定吧，PR之后，工艺的具体时延等等参数都有了，这个时候的仿真才更接近真实芯片的运行情况。

(1)毕竟仿真能施加的激励都是人写的，是芯片实际环境的建模、缩影，所以跟实际芯片环境可能会有一定差距。上FPGA调试的话，就可以真正在实际环境中验证芯片功能了。
(2)从综合开始，有各种工具来检验、保证后续步骤生成的东西，和你的RTL在功能上是等价的。如果从综合开始的步骤走得足够规范、工具用得足够到位的话，综合以后就不用再进行功能验证。简言之，RTL阶段努力下功夫保证功能正确，从综合开始，努力下功夫让工具确保生成的东西和你的RTL功能等价，那么生成的东西功能也肯定是正确的，不用再进行功能仿真。