verilog中的task使用DC可综合吗

小弟以前写代码的时候经常用task，用ISE自带编译器可综合并且可以很好的实现，但是现在要ASIC化，需要使用DC进行综合，但是看到资料上说有些综合软件不支持task的综合，请问哪位大侠对这个有所了解呢?拜托了

task不行，function可以。

    不是吧?我怎么看资料上写的是函数一般不可以，任务有综合工具可以，有的不可以啊，我在ISE里用任务都可以实际上FPGA工作的

如果做ASIC，还是建议不用函数和任务

   现在程序已经写完了，而且比较大，改把任务都改掉的话会比较麻烦，有什么办法可以实际验证一下，然后确定一定Task到底可不可以综合呢?如果不可以综合，DC会提示错误吗?

我只知道仿真经常用task。用来下载到FPGA里的代码我没用过task