微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 在quartus上看设计的最高时钟频率

在quartus上看设计的最高时钟频率

时间:10-02 整理:3721RD 点击:
我做个小设计,在分析综合之后,请问通过什么方式可以看到设计的最大工作频率

在工程选项里面时序分析选classic timing analysis
出来的报告里面fmax就是

好东西!

谢谢

路过。顶一下

顶~

路过,纯顶。

12.0之後的版本好像沒有classic timing analysis

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top