微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 数模混合电路的可测性设计

数模混合电路的可测性设计

时间:10-02 整理:3721RD 点击:
芯片是一个数模混合电路,数字部分采用全扫描设计,并针对数字部分产生了ATPG,但是数字部分的一些pin来自于模拟电路,而非顶层的port,因此在ATE上,无法通过芯片的port完成对数字部分的扫描测试,请问有什么好方法能解决这个问题吗?能不能对数字部分加个边界扫描?谢谢了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top