• · WM8196三路AD转换芯片11-27
• · 小公司，没有一点synthesis经验，要流片怎么弄好阿11-27
• · 关于延时语句的可综合问题11-27
• · 例化模块的时候，模块的输入端和输出端是不是只能接wire型的变量？11-27
• · vcs更新为64bit的fsdb问题11-27
• · system generator和simulink仿真的出现的错误如何解决11-27
• · 何时应考虑使用后仿真debug？现在后仿真到底有什么作用和意义？求大神指点。11-27
• · 求科普？11-27
• · 有偿寻觅熟悉VIVADO流程的高手11-27
• · FPGA和DSP间的HPI接口问题11-27
• · debussy字体太小，看不清楚额11-27
• · 解决ise布线问题11-27
• · 求助 这种图应该怎么看？11-27
• · vcs 调用xilinx 库11-27
• · zynq7000系列FPGA的配置问题11-27
• · DC不能生成网表文件是什么原因？11-27
• · 关于Modelsim下的DDR仿真11-27
• · 怎么设计一个占空比调节电路？11-27
• · ise布线没有布通，看到的是pll相关的信号11-27
• · 请教个verilog语法11-27
• · 如何让FPGA一部分工作，一部分不工作，是用时钟使能信号吗？11-27
• · 导师不放实习求助11-27
• · 请教ISE管脚 IOB约束 IOB=force是什么意思呢11-27
• · ise13.3管脚问题11-27
• · 用modelsim时序仿真乘法器时出现value out of range 的错误11-27