• · MMCM功耗如此大啊！如何解决？11-27
• · verilog中short integer的取值范围问题11-27
• · zynq 关于Board Support Package OS选项下无device-tree11-27
• · PCIe switch会不会对TLP顺序进行reorder？11-27
• · ise求助11-27
• · 有没有谁遇到FPGA硬核坏的情况呢？11-27
• · 代码覆盖率测试11-27
• · SP6下在PCIE的DMA的testbench11-27
• · 时序仿真中怎么看内部信号？11-27
• · ISE14.2 综合过了，MAP没过是怎么回事，求帮助11-27
• · xilinx MIG读取DDR2出现的问题11-27
• · sdfmax和sdfmin的区别？11-27
• · FPGA那些事儿-驱动篇I，每周更新11-27
• · 一个具体问题：组合逻辑在CPLD中的现象（急！）11-27
• · SystemC源程序中的examples 怎么编译运行 求大神解答11-27
• · xilinx13.3 后的EDK教程11-27
• · 《嵌入式软硬件协同设计实战指南：基于Xilinx ZYNQ》读后感11-27
• · 关于Xilinx的QDRII控制器的初始化问题11-27
• · 有关乘法器、加法器的问题11-27
• · debussy+modelsim的仿真用Verilog可以，用VHDL就不行11-27
• · 三星的sdram上电DQM设置11-27
• · 基于FPGA的DVI转VGA11-27
• · 讨论帖版块 禁止用 急急急 单独等作为标题 ！11-27
• · 想请教一下大师们verilog达到编程熟练规范应该看那些书能少走些弯路？11-27
• · Altera FPGA 控制三速以太网IP核（TSE）问题11-27