• · 如何解决仿真中乱码问题11-27
• · 为什么我现在点击ucf文件就会自动打开planahead？11-27
• · 谁会用fpga中的pll？请给指点一下！11-27
• · 求教一个modelsim的问题11-27
• · RISC CPU 仿真图 怎样分析啊11-27
• · verilog乘法结果位宽求助11-27
• · 扩频码插入原始数据11-27
• · 请教一个VHDL语言的阻塞语句赋值的问题11-27
• · 请教个pci 9054的问题：lhold无输出11-27
• · DC综合elaborate时报错，求大神指教11-27
• · 高阶fir compiler的实现11-27
• · 特权例程 sdram串口同学问题11-27
• · 利用verilog寫一個簡單的noc11-27
• · 奇怪的程序下载问题11-27
• · hex和mif文件有什么区别？11-27
• · .bin文件怎么转换成.mif或.hex文件11-27
• · 如何实现SD卡的热插拔呢？11-27
• · QII Internal Error11-27
• · vivado中read_edif命令 不认 *.ngc11-27
• · 为什么FPGA里面的端口要组织成差分对形式呢？11-27
• · FPGA运行不稳定11-27
• · FDCE触发器的CE端亚稳态的问题11-27
• · 用verilog实现下面时序11-27
• · SoC技术发展与人才需求研讨会与上海张江创新学院实地考察日11-27
• · 新手请教入门ISE流程11-27