微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个VHDL语言的阻塞语句赋值的问题

请教一个VHDL语言的阻塞语句赋值的问题

时间:10-02 整理:3721RD 点击:
u_save_data:
process(csi_clk,csi_reset_n)
begin
if rising_edge(csi_clk) then
if dcoen_edge = "10" then
data_buffer(31 downto 0) <= conv_signed(receive_buffer,32);
data_sum <= data_sum + data_buffer;
end if;
end if;
end process;
该process中,dcoen_edge 为边沿检测向量,dcoen_edge = "10"只会在出现一次,我想问的是下面的两个非阻塞语句都能在dcoen_edge = "10"后执行么?

实在不行自己顶一下喽!坐等大师!

能的,大神看见代码想到的是硬件电路,你还是先看看语法书吧,并行执行。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top