微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 为什么FPGA里面的端口要组织成差分对形式呢?

为什么FPGA里面的端口要组织成差分对形式呢?

时间:10-02 整理:3721RD 点击:


,就像这样,你们都见过的吧。

你可以baidu一下差分信号相对于单端信号的优势。
另外,FPGA设计目标就是灵活性和多用途,所以其管脚必定支持多种电压和模式。设计成差分方式理所当然。

这个图很漂亮

你这图从哪弄的啊


额,不是ISE planahead软件里面的吗?就是配置管脚时候的图,我放大了一下。



   

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top