谁会用fpga中的pll？请给指点一下！

谁会用fpga中的pll?请给指点一下！
我用的xilinx 只有dll, 调用时当成一个模块就可以了

谁会用fpga中的pll?请给指点一下！
小编是不是用的是altera的apex 20k系列阿
如果是的话我们一起讨论

谁会用fpga中的pll?请给指点一下！
我用的是EPF 10K10，调用了PLL模块，可是编译通不过，不知道为啥?

谁会用fpga中的pll?请给指点一下！
后来我只编译了库中的PLL模块并且在MAXPLUSII中仿真，发现LPM中自带的PLL不能进行锁相和倍频，这是为什么?其中的NSET输入有什么作用，ndomn,nup,tri_down,tri_up又有什么作用，望各位高手指教，谢谢        

谁会用fpga中的pll?请给指点一下！
我用的是altera的芯片，谁知道pll的调用的函数是什么啊?请指教！
我的邮箱是wangwp2yahoo.com.cn。

谁会用fpga中的pll?请给指点一下！
我的邮箱写错了wangwp06◎yahoo.com.cn

谁会用fpga中的pll?请给指点一下！
LBHIDDEN[0]LBHIDDEN你知道pll调用的函数是什么吗?
敬请指教！
我的邮箱是wangwp@yahoo.com.cn

有谁用CYCLONE的没有?

ALTERA的芯片中
有的芯片带PLL
在插入免费IP核中找到带有ALTPLL之类的IP核就可以用
相当于引用一个IP核

我在我做的一个项目中使用过Altera Cyclone1 中的PLL，很方便的，只要在MegaCore Plus中直接调用Altera的PLL IP即可，根据你的需要设置相关的参数，例如：输入时钟的频率、输出时钟的个数和频率或者是倍频比、分频比等，Quartus软件会自动生成一个你定制的PLL IP的Verilog文件，你在你的设计中调用该文件的模块就行了，需要注意的是：
（1）输出频率不是随便设的，根据输入时钟的频率，有一个离散的范围，不是可以得到任意频率，这是因为任何PLL都有一个捕获带宽的问题，例如，在Altera Cyclone EP1C FPGA中输入20M，通过PLL居然得不到10M的频率，有点奇怪吧！
（2）选择输出时钟时，必须确定，你的PLL输出时钟是用于芯片内部时钟使用，还是作为时钟输出给芯片外部使用，这是很重要的，因为如果作为芯片内部使用，那么PLL的输出时钟必须走全局时钟线易减少时钟skew；反之，如果是作为芯片外部的输出时钟，那么就要通过专用时钟管脚输出。例如：在Altera EP1C12中一个PLL可以有三个时钟输出，两个内部时钟c0和c1，一个外部时钟输出e，一定要选择对！
至于PLL的仿真，我没有试过，可以在200model中找找有没有它的仿真模型，不过我认为PLL的仿真可以自己在testbench中构造一个行为模型。

呵呵，我们也要用PLL 哦，刚入门不懂

受教了，顶一下。

没用过！

我只用过一次，就是直接把那个标准的pll连接到时钟上！也是刚入门，不懂

xuele

晕了晕了

看FPGA器件厂家的datasheet即可