• · AHB slave设计问题11-27
• · 请问在集成电路中的行为级/算法级到底作什么工作？11-27
• · 用LDV4仿真，产生的波形出错，帮帮小弟11-27
• · 请教一个level shifter的问题11-27
• · 大家来讨论下,做数字IC或是FPGA有关的发展空间11-27
• · 何时使用状态机？11-27
• · spartan-6开发板~gpio端口输出为什么是正负1.711-27
• · DDR3 控制IP MIG的问题11-27
• · questasim 运行仿真就退出11-27
• · 视频处理方面的研究热点11-27
• · FPGA设计、FPGA验证和FPGA测试，哪个比较好一些？11-27
• · 一个16位数除3有没有简单的实现办法11-27
• · FPGA的双口RAM能实现数据的累加和运算吗11-27
• · 求助Chipscope Pro Analyzer 的问题11-27
• · 关于RocketIO GTP与光模块SFP连接问题11-27
• · xilinx的IP核生成的DDR2控制模块，工作频率只有大概20M？怎么提不高了呀11-27
• · 实现按键去抖功能，中间定义的过程能否实现延时功能啊11-27
• · 请教如何制作像ISE及Quartus中那样的IPcore11-27
• · 有关毛刺的问题11-27
• · tetramax gui 问题11-27
• · 请教altera 10.1生成的nois IP core的加载11-27
• · 为什么例程中的时序路径的类型都是Setup？11-27
• · quartus ii 初学者使用问题，求解决11-27
• · 如何知道altera哪些ip是免费的？11-27
• · Nand flash ECC求助！11-27