微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 何时使用状态机?

何时使用状态机?

时间:10-02 整理:3721RD 点击:
是不是有的功能实现不需要写状态机?

能不用尽量不用,因为验证时每个分支都要跑

是的。

状态机可以比较方便的做控制,判断

执行一些顺序的事情,需要状态机

状态机 对于初学者来说 挺实用的 写时序的时候会简单明了的写出来

你要是有个复杂场景控制,不用状态机来调度的话,debug得麻烦死

想用就用用得畅快

作控制電路會用到, 但是如果你的控制電路有很高的規則性, 則未必非用不可.

同意9#的看法,控制电路最好还是用一用。
状态机可以有效的规避很多问题,特别是当你的状态划分得合理的时候。尽量不要在多状态中控制一个信号。

我觉得状态机对于控制来说可以省很多事情

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top