• · ISE14.6 XILINX CPLD综合的时候FIT出现警告，不能找到ISE项目库，详细信息如下：11-27
• · WinpCap接收数据出问题11-27
• · 求助，ISE编译完成后，implement还是显示问号怎么办11-27
• · ngc文件仿真问题11-27
• · 国产的Xilinx烧写器怎么样？11-27
• · JPEG/JPEG2000 VEIRLOG的源码或者IP11-27
• · synplify在MAP时canceled？求原因11-27
• · 谁知道寄存器的使能是如何实现的呢？11-27
• · FPGA引脚分配导致下载bit文件失败11-27
• · 5G射频，160MHz基带的FPGA平台11-27
• · 做FPGA数字，什么仿真工具能够用到多核CPU？11-27
• · FPGA的mcs文件固化进去后，板子上电后需要手动按下复位键11-27
• · formality报too complex怎么解决11-27
• · 找工作遇到的FPGA逻辑的笔试题目，欢迎大家来讨论11-27
• · Verilog PLI是做什么用的？11-27
• · EMP240擦写次数11-27
• · 求教，怎样写verilog求复数信号幅值和角度？11-27
• · 寄存器已经赋给了初值，为何仿真开始的时候没有值呢？(已经解决)11-27
• · 芯片相关的工作怎么那么难找？11-27
• · xilinxFPGA利用IP核建立DDS模块，其输出波形每周期点数怎么控制11-27
• · linux平台pci采集卡设计问题，跪求大神指导11-27
• · 请教，写tb时怎么把某个内部信号写到txt文档里面去？11-27
• · pr后的pt，反标用的是spef还是sdf？11-27
• · 关于安装Synopsys DC和TetraMAX版本问题11-27
• · synplify_pro 2013 crack11-27