微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助,ISE编译完成后,implement还是显示问号怎么办

求助,ISE编译完成后,implement还是显示问号怎么办

时间:10-02 整理:3721RD 点击:
ISE编译完成后,implement还是显示问号怎么办?Translate显示正常,Implement显示问号,如果编译完成,产生bit文件后,再想进入下载bit文件界面时,还要重新编译。不知道怎么回事,求大神指点。(1)中间没有任何修改代码和操作。
(2)文件路径为英文、路径短。

求大神指点。我现在把所有的设置都改为默认状态,不知道哪里出现了问题。

1.上图
2.另外开一个impact窗口专门下载bit文件即可

在问号上点击右键,选择“force process up-to-date  ”即可不用编译了


我现在想知道是什么原因造成的,不然,肯定是不放心的。


上图暂时不太方便,就是全编译的几个步骤项,如果,完成后会显示“叹号”或者“对勾”,现在显示的是“问号”。

是不是的在编译没完成前又修改工程了?


不是的。编译过程中无任何操作。我不知道哪里出了问题,bit文件也是产生了,只是我要查清楚这个原因。
求大神到来指点。

我也碰到过类似的情况,我的现象是删掉了IP核文件夹中的一些文件,第一次生成bit之后,所有阶段都变成了问号。解决方法就是clean up一下,重新编译就可以了


虽然说,我不知道造成这个的原因是什么,也不知道你的这种clear up的方法是什么原理,但是,我还是想说,这个方法确实解决了我的问题,在此非常感谢。

点右键,强制勾上,没事的

我的理解是,在第一次编译之前,删掉了一些ip中的不重要的文件,比如.gise等。ISE跑的时候,会重现检查ip中的文件,如果没有.gise,会重新生成该文件。因此生成bit之后,ISE发现源文件有变化,因此会打上问号。
建议移植工程的时候,把IP中的文件全部移植。


我在对比的过程中,发现总是会提示缺少一个map.相关的文件,你的解释有一定的道理,虽然说,按照正常的操作不会出现这样的问题,但是,我还是想业余继续去研究一下。


你说的,应该是对的。实际上是产生了bit文件,只是在这种情况下,这个编译出来的bit文件即使完全时序逻辑正常,但我仍然会觉得不太靠谱。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top