• · 求助，怎样用VCS产生仿真波形数据的二进制文件？11-27
• · FPGA的时序问题11-27
• · 如何约束DCM的位置11-27
• · xilinx verilog 编写IIC程序，从机TCA6416APW,求高手指导11-27
• · 关于IIC通用读写程序问题11-27
• · 请教xilinx V6如何I2C输出？11-27
• · 为何FPGA程序下载两次方可生效11-27
• · VHDL仿真component 和 entity存在端口不匹配11-27
• · 关于门级低功耗的一些问题求助！11-27
• · cant find clock in design是什么原因？11-27
• · 新做的FPGA开发板，如何验证板上各个接口的连通性？11-27
• · UCF可以约束create generated clock吗？11-27
• · ISE中明明模块已经没有了，但就是添加不进去啊11-27
• · 请教一个关于RapidIO IP核的问题11-27
• · 暑假在家没事，想练练VHDL verilog编程，有没有好的建议？11-27
• · 关于锁存器的时序分析问题11-27
• · ISE14.7 Software Platform Setting11-27
• · 我是用ISE的，请问怎么能自动测试我的仿真结果呢？11-27
• · FPGA配置文件bit或mcs可以转成HDL吗？11-27
• · 请教：怎么对某个寄存器赋111-27
• · 关于FPGA的故障检测的问题11-27
• · verilog 一般数字电路设计11-27
• · uvm vmm大家觉得哪个用的好？11-27
• · RTL Viewer和Technology Map Viewer区别？11-27
• · DC lib转db问题！11-27