微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > cant find clock in design是什么原因?

cant find clock in design是什么原因?

时间:10-02 整理:3721RD 点击:
小弟在进行DC综合的时候,定义了时钟端与时钟周期。但是在dont touch的时候,DC说 cant find clock in design, 这是什么原因?语句如下:
create_clock -period $PER_CLK -name clk200M [get_ports clk]
set_dont_touch_network [get_clocks clk]
代码哪里有错误么?请大侠指正!

好!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top