• · PCIE 流量控制！11-27
• · 求助：synopsys功耗分析和优化软件有哪些11-27
• · quartus和ISE开始支持systemverilog了吗？11-27
• · 关于fdatool里的density factor？11-27
• · 求助：如何用FPGA来验证AFC（自动频率控制）11-27
• · VHDL程序编译报错11-27
• · 谁知道怎么评估一个项目可能占用的资源数？11-27
• · verilog模块设计11-27
• · Xilinx家的工具是不是都不会分析recovery和removel的时序？11-27
• · Verilog中什么时候定义宏，什么时候定义parameter呢？11-27
• · 关于 算法 到 FPGA11-27
• · verlog顶层调用子模块vhdl的信号11-27
• · verilog中有没有字符串拼接语句？11-27
• · Xilinx中关于IDDR原语的使用疑问11-27
• · quartus ii的破解文件失效怎么办？11-27
• · Help！ quatus 原理图仿真怎么查看内部节点波形？11-27
• · 求推荐FPGA职位11-27
• · 关于DC综合的几个问题。望各位不吝指教！11-27
• · I2C总线的时序图11-27
• · 求教： ISE PLACE报错 ，IBUFDS 问题11-27
• · 请教I2C的SDA三态门。enable端口可以 always 等于0么？11-27
• · OTP是干什么用的？11-27
• · 请教关于CRC的实现11-27
• · 请教问题：工程用JTAG下载run没问题，放在SD卡上配置FPGA后运行结果不一样11-27
• · 请问在哪里能下到Modelsim？11-27