微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 谁知道怎么评估一个项目可能占用的资源数?

谁知道怎么评估一个项目可能占用的资源数?

时间:10-02 整理:3721RD 点击:
比如说我用的是Xilinx的器件,我知道这个器件有多少slice,每个slice有多少lut和多少reg,
然后我自己写的话只能知道我用了多少 与门啊 或门啊 选择器啊,寄存器啊,
这样的话,我可以知道器件的reg够不够,但是还是不知道器件的lut够不够啊,咋办?

个人觉得,如果有现成的rtl代码比较好办,如果项目还没启动,估计只能靠经验了……

凭经验了吧!或者能算出来!

基本上就是按照之前的经验,类似项目的模块占用情况

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top