• · quartusII 功能仿真报错 ，求大神帮忙11-27
• · 請問如何指定DC合成特定type的flip-flop？11-27
• · synplify 综合使用11-27
• · ISE13.4能否开发Zynq7000？11-27
• · quartus例化的移位寄存器抽头数据不是同时输出的11-27
• · 通过组合逻辑产生的时钟质量如何保证？11-27
• · 请教edf文件的位置11-27
• · Xilinx 7sereies FPGA到底支持挂几片DDR3？11-27
• · IODELAY11-27
• · Xilinx FPGA的PCIe的问题？11-27
• · module compiler11-27
• · 有想来上海华为海思半导体公司的XDJM么？11-27
• · 我能来求工作么。纽卡斯尔大学微电子硕士11-27
• · fsdb波形中，无法dump generate例化的模块？11-27
• · 关于Verilog的多重赋值11-27
• · 有谁做过pcie dma吗？交流一下11-27
• · 求教，视频图像有横纹，并向上移动11-27
• · modelsim仿真fpga定制ram11-27
• · 新手求助，可赋初值4位加法器，写了testbench，好像一直没有运行里面的initial11-27
• · synplify 安装使用11-27
• · chipscope影响布局布线，会不会影响逻辑功能11-27
• · verilog代码里“：”的用法（已解决）11-27
• · 并联两个DCM时出现的问题11-27
• · Altera PLL核不工作11-27
• · verilog的函数体中可以调用实例吗？11-27