微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim仿真fpga定制ram

modelsim仿真fpga定制ram

时间:10-02 整理:3721RD 点击:
modelsim仿真fpga定制ram,出现module altsyncram not defined,该怎么解决啊?各位大神都来帮帮忙,小女子先在这谢谢了

怎么没人回复我啊!,还好这个问题解决了,但是又有个新问题,就是有个警告:Module 'altsyncram' does not have a `timescale directive in effect, but previous modules do.感觉这个警告会影响仿真,哪位大神帮帮我啊!

什么叫“定制ram”?

那仿真的时候,应该加上altera的库吧


恩恩,是缺少了一个库,谢谢你!

学习了,加上库!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top