微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog的函数体中可以调用实例吗?

verilog的函数体中可以调用实例吗?

时间:10-02 整理:3721RD 点击:
like this?////////////////
function f256;
input [7:0] a;
input [7:0] b;
F256 gx(.a(a),.b(b),.c(f256));
endfunction
////////////////
反正我最后进行行为仿真的时候,仿真器的内部出错了,经过我的注释,应该是上面这段代码的问题。


不可以。

不可以的

我记得可以编译但是不支持仿真


再请教一个任务和函数的语法问题:任务中可否声明reg parameter 和 integer 类型的变量呢?它们的作用域就是限制在任务中吗?(还是说不可以这样做)



   是啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top