Verilog中括号用法
时间：10-02
整理：3721RD
点击：
在Verilog中碰到这一用法，一个变量被赋值一个括号，括号内为一数字常量，如x=(0),这是什么意思?求大神指导
不知道，是不是以前里面不是个0，后来改了，保留了刮号
不是必须的。
是不是公司自家的规矩，看起来清晰些。
也不清楚，有的是括号里面是一个变量
也不清楚，有的是括号里面是一个变量
小编弄明白了吗?我也想问
像是编程风格的问题
没有遇到过。
语法里没提到过这个呀。